자소서 · 삼성전자 / 공정기술
Q. 삼성전자 이력서 학부연구생 관련 질문 드립니다.
이번에 상반기 메모리 사업부에 대학생인턴으로 지원했습니다. 학부연구생을 6개월(현재도 진행) 중 소자제작, 마스크 설계, 소자 분석 등을 했고 연구실에서 산학 과제를 참여하여 대내외 활동에 이 두 부분을 대내외 활동에 따로 각 각 기제하여 제출을 했습니다. 산학과제는 시뮬레이션 기반 연구였고, 소자제작, 마스크 설계는 연구실 내 연구라 따로 기제했는데 제춠서류 삭제후 수정하는 것이 좋을까요...? 과장 기제 같은걸로 불이익이 있을까봐 걱정됩니다
2026.03.17
답변 7
- 개개미는오늘도뚠뚠삼성전자코부사장 ∙ 채택률 72% ∙일치회사
채택된 답변안녕하세요 멘티님 취업한파속 취준으로 고생많습니다. 작성해주신 질문에 대하여 답변드릴께요 충분히 나눠서 작성해도 무방할만한 부분이라 생각되네요. 혹시나 면접때 질문이 들어온다면 시뮬레이션/연구실내연구로 어떻게 구분지었는지 잘 대응하여 답변해주시면 될것같습니다.
댓글 1
도도와주십쇼오오오작성자2026.03.16
감사합니다!!
취업 멘토 털보아저씨삼성전자코상무 ∙ 채택률 66% ∙일치회사채택된 답변안녕하세요. 반도체 취업 멘토 털보아저씨입니다. 이력서 내용에 조금은 과장한다고 문제가 되는 것은 아닙니다. 면접 전형에서 작성한 내용에 대해 질문을 받았을 때 답변을 못하는 경우에는 좋은 점수를 받기 어려운 것이 문제가 될 수 있습니다. 면접 전형 준비하실때는 기재하신 내용에 대해서 잘 답변하실 수 있도록 준비해보시면 좋겠습니다!
댓글 1
도도와주십쇼오오오작성자2026.03.16
감사합니다!
- 탁탁기사삼성전자코사장 ∙ 채택률 77% ∙일치회사채택된 답변
과장한지 안한지는 면접가서 거짓말 처럼 말을 하면 들통나게되는거고 그게 아니라면 전혀 문제 없죠ㅎㅎ 소자 시뮬레이션, 마스크 설계 및 소자제작은 공설에서 직접적으로 하는 업무라 잘 어필하신다면 면접가셨을때 꽤 좋은 인상을 심어줄 수 있어보입니다 ㅎ
댓글 1
도도와주십쇼오오오작성자2026.03.16
감사합니다!!
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사직무채택된 답변
안녕하세요. 멘토 흰수염치킨입니다. 실제로 한 경험이면 과장기재로 보지는 않을 것 같아요 실제로 증빙을 하는 활동도 아니라서 괜찮을거에요 도움이 되었으면 좋겠네요. ^_^
댓글 1
도도와주십쇼오오오작성자2026.03.16
답변 감사합니다 ㅠ
- PPRO액티브현대트랜시스코부사장 ∙ 채택률 100%
수정할 필요 없습니다. 연구실 활동과 산학과제는 성격이 달라 별도 기재가 자연스럽고 문제되지 않습니다. 과장만 없다면 불이익 걱정 안 하셔도 됩니다. 다만 면접에서 각각의 역할·기여도·결과를 명확히 설명할 수 있도록 준비하는 것이 더 중요합니다.
- 빠빠삑코삼성전자코사원 ∙ 채택률 50% ∙일치회사직무
PA팀에 핏한 좋은 경험들이네요 본인이 면접에서 질문이 들어왔을 때 대답할 수만있다면 큰 문제는 없을 것 같습니다.
Top_TierHD현대건설기계코사장 ∙ 채택률 96%그에 대해서는 증빙을 요구하지도 않기 때문에 면접에서 멘티분이 답변만 잘 하신다면 문제가 없을 것이라 걱정하지 않으셔도 됩니다.
함께 읽은 질문
Q. 현대 반도체에 PVD 증착기술이 쓰이나요?
미세화가 진행되고 구조도 복잡해지면서, Barrier, 질화막, IMD, 기타 등등의 막을 증착할때 더이상 PVD방식을 진행하지 않나요? 제가 생각하기에는 PVD로는 이제 Step coverage측면 때문에 막 증착은 다 CVD나 ALD로 쓰일거 같은데, 현직에서도 PVD가 쓰이는지 궁금합니다..... 굳이 쓴다면 제가 생각했을때는 하부 박막의 bp가 낮은 metal이 쓰였을 경우 정도인데.... 뭔가 PVD는 너무 제한적으로 이용되는건가 싶어서 궁금합니다.
Q. 방학동안 어떤 활동을 해야할까요
현재 4-1인 전자공학과 학생입니다. 방학에 하는 인턴이 다 떨여저서 하반기까지 남은 기간동안 무엇을 해야할지 고민입니다. 현재 영어는 토익스피킹 IH 취득한 상태이고 반도체 공정도 1년 넘게 학부연구생 하면서 증착 위주로 다뤄봤습니다. 다만 아쉬운 것이 직무 경험이 정말 연구실 내부 경험 밖에 없고 대외활동도 학회 발표 외에는 없다는 것입니다. 따라서 공정실습 같은 교육을 듣는 것보다는 다른 대외활동을 해야할 것 같은데 마땅히 또 들을만한 교육이 없더라고요 그래서 방학동안 미리 인적성을 공부를 빡세게 할지 아니면 공정실습이라도 또 들어야할지, 그외에 활동이 있다면 알려주시면 감사하겠습니다.
Q. 반도체 RTL 전문가 양성 4주 집중과정
저는 반도체 공정이나 품질 엔지니어쪽으로 진로를 생각했는데 (반도체가 아닌 자동차 산업군도 생각중이긴 합니다.) 이번 4학년 여름방학에 인턴을 떨어져 교육이라도 듣고자 뒤늦게 모집중이던 위의 오프라인 교육에 신청하였습니다. 근데 제가 회로 설계 엔지니어쪽과는 진로 방향과 맞지 않는 것 같습니다. 그럼에도 불구하고 일단 시야를 넓히고 그나마 인턴이 아닌 방학을 의미있게 보내보고자 위 프로그램에 참여하는 게 맞을까요? 대략적인 프로그램 개요는 아래와 같습니다. 1. 설계 필수 전공 심화 이론 2. Verilog HDL 설계 실습 3. FPGA 개념 이해 및 실습 4. FPGA 심화 실습 (Interface 실습) 5. RTL 설계 프로젝트 실습
궁금증이 남았나요?
빠르게 질문하세요.